作者 此範例說明在 VHDL 中註冊 I/O 的 8 位未指派乘數設計。 圖 1。未指派的乘數頂層圖表。 下載此範例中使用的檔案: 下載 unsigned_mult.zip 使用已註冊 I/O README 檔案下載未指派的倍增器 此設計之使用受 Intel® 設計範例授權協定的條款與細則約束,且受約束。 表 1。未指派的倍增波埠清單 埠名稱 類型 說明 a[7:0],b[7:0] 輸入 8 位未指派、已註冊的資料輸入。輸入資料會在每個頻率週期的倍增值中傳輸 時鐘 輸入 頻率輸入 清楚 輸入 非同步清晰輸入 結果[15:0] 輸出 16 位註冊資料輸出 檢視全部 顯示較少 相關連結 Quartus® II 手冊的建議 HDL 編碼風格章節 › 如何使用 VHDL 範例 › 表 1。未指派的倍增波埠清單 相關連結 表 1。未指派的倍增波埠清單 相關連結