程式設計支援中心
程式設計中心為可Intel® FPGA程式化MAX® II、MAX® 3000A、MAX® 7000 和設定裝置的程式設計解決方案提供說明。
程式設計工具
介面卡與下載纜線
FPGA裝置可以使用Intel FPGA程式設計工具進行程式設計，並下載纜線。
電路測試器
電路測試器廣泛用於製造測試和測量 PCB 系統。
邊界掃描工具
您可以使用邊界掃描工具對支援使用 IEEE 標準 1149.1 控制器的系統內可程式性 （ISP） 的可程式化邏輯裝置 （PLD） 進行程式化和驗證。
協力廠商程式設計程式
協力廠商供應商為程式設計MAX 3000A 裝置提供支援。
IEEE 1532 程式設計
協力廠商供應商為設定裝置提供程式設計支援。
Jam STAPL
Jam Standard Test and Program Language （STAPL） 是由Intel® FPGA工程師所建立，並由可程式化邏輯裝置 （PLD） 製造商、程式設計設備製造商和測試設備製造商組成的聯盟提供支援。Jam STAPL 于 1999 年 8 月被採用為 JEDEC 標準 JESD-71。
針腳輸出檔案
設定裝置
EPC 和 EPCS 設定裝置產品系列已停產。如需詳細資訊，請參閱 PDN 1708 。
Intel® FPGA增強組態裝置 （EPC16、EPC8 和 EPC4） 和序列設定裝置 （EPCS4、EPCS1、EPCS16 和 EPCS64） 為所有Intel® FPGA提供符合成本效益的配置解決方案。增強型和序列化的設定裝置有不同的程式設計方法，如下所述。
增強組態裝置程式設計方法
Intel® FPGA增強組態裝置 （EPC16、EPC8 和 EPC4） 和序列設定裝置 （EPCS4、EPCS1、EPCS16 和 EPCS64） 為所有 Intel® FPGAs提供符合成本效益的配置解決方案。增強型和序列化的設定裝置有不同的程式設計方法，如下所述。
增強組態 （EPC） 裝置可透過業界標準 4 針腳 IEEE 標準 1149.1 （JTAG） 介面在系統中程式化。
序列設定裝置程式設計方法
序列組態 （EPCS） 裝置不支援 JTAG 介面，程式這些裝置的傳統方法是透過主動序列 （AS） 程式設計介面。EPCS 裝置可使用下列方法進行程式設計：
使用外部微處理器進行系統內程式設計
- 使用 SRunner 的外部微處理器可在系統中程式化 EPCS 裝置。SRunner 是專為嵌入式序列設定裝置程式設計而開發的軟體驅動程式，設計師可自訂適合不同的嵌入式系統。
使用序列快閃載入器進行系統內的程式設計
- EPCS 裝置可透過 JTAG 介面使用FPGA作為 JTAG 介面與 EPCS 裝置之間的橋樑來程式化。
MAX 7000S、MAX 7000A 和 MAX 7000B 裝置
文檔
FPGA知識庫文章
- 我可以同時對 ISP 裝置（MAX和 EPC 系列）進行Intel® FPGA程式嗎？
- EPC 裝置Intel® FPGA是否有內部振盪器？
- 應該使用什麼輸入檔案來程式設計 EPCS 裝置？
- 我可以程式化和清除序列組態裝置 （EPCS1 和 EPCS4） 多少次？
- 如何使用 JTAG 針腳清除系統內的Intel® FPGA裝置？
- 為什麼 MAX 7000A、MAX 7000AE、MAX 7000S 和MAX 9000 裝置程式設計時間會依我使用主程式設計單元 （MPU）、電腦或程式設計程式而有所不同？
- 我可以同時Intel® FPGA系統內可程式化 （ISP） 裝置（MAX和 EPC 系列）進行程式設計嗎？
最大® 7000 裝置
文檔
FPGA知識庫文章
這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。