訊號和電源完整性支援中心
訊號完整性和電源完整性支援中心提供有關如何在使用 Stratix® 10、Arria® 10、Cyclone® 10 GX、Cyclone® 10 LP、MAX® 10、Arria® V、Cyclone® V、MAX® V Cyclone® IV 裝置的高速設計中確保訊號完整性和電源完整性的資訊。 對於 Agilex™ 裝置，請參閱下面列出的專用 Agilex 引導式旅程。
Agilex™ 7 與 Agilex™ 5 裝置的主機板設計歷程
設計中心為標準開發流程提供了分步引導式旅程，這些流程提供了關鍵的關鍵資源和文檔。
工具和模型
- IBIS 模型
- SPICE 和 IBIS_AMI 模型
- 主機板級工具
- FPGA開發工具組為收發器提供各種連接器介面，並FPGA工作負載，以滿足應用程式需求。
- 訪問 電路板設計資源中心 ，查看Intel® FPGA設計的所有工具和模型。
主板設計 - 外部記憶體介面準則
主板設計 - 收發器指南
- Intel Agilex® 7裝置系列高速串行介面訊號完整性設計準則
- AN 528：PCB 介電材料選擇和光纖編織對高速通道佈線的影響
- AN 529：高速通道設計的過孔優化技術
- AN 530：優化高速通道設計中由表面貼裝焊盤引起的阻抗不連續性
- AN 596：10 Gbps 連接器的建模和設計注意事項
- AN 651：適用於超過 10 Gbps 高密度串行通道設計的 PCB 分接路由
- AN 672：高 Gbps 數據傳輸收發器鏈接設計指南
- AN 678：使用 Stratix® V 收發器中的訊號調理電路進行高速連結調諧
- AN 684：100 Gbps - CFP2 介面設計準則
- AN 689：使用 SFF-8431 協定的高速通道設計
- AN 766：Stratix 10 個裝置，高速訊號介面布局設計指南
- 為多千兆位通道設計建模銅表面粗糙度
其他影片
標題 |
描述 |
|---|---|
瞭解如何在 Advanced Link Analyzer 中使用 Intel Arria 10 收發器 IBIS-AMI 模型執行訊號完整性模擬。此外，此視頻還介紹了眼圖報告。 |
電源完整性
電源管理資源中心
Altera® 採用提供快速效能和高邏輯密度的先進製程技術開發FPGAs、SoC和 CPLD。電源管理資源中心可説明您：
- 瞭解規劃系統設計時的功耗注意事項。
- 估算整個設計流程中的功率要求。
- 使用領先電源 IC 公司的解決方案管理和滿足電源需求。
功率分析和估算工具
| 早期功率估算器（EPE）與電源分析器 | PowerPlay 電源分析器支援資源 | 配電網路 |
|---|---|---|
| 從概念到實施估算功耗。 | 使用電源分析器工具獲取説明。 | 搭配 FPGAs 使用的設計工具，以優化板級 PDN。 |
電力資源
這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。