Nios® V 處理器開發者中心

1. 先決條件

建立我的 Intel® 帳戶

• 從 註冊 Intel® 帳戶 頁面建立您的 Intel® 帳戶。
• Intel 帳戶可讓您提出服務申請、註冊培訓課程、下載軟體、存取資源等。

設計考慮

為什麼選擇 Nios V 處理器？

Nios® V 處理器專為Altera®FPGA設備而設計，基於 RISC-V 規範開發。如需處理器效能評測基準等更多資訊，請參閱 Nios® V 處理器參考手冊。

我應該選擇哪種作業系統 （OS）？

裸機

Bare-metal 是一種基於應用程式的系統，不支援任何操作系統。

裸機方法提供：

• 硬體的絕對控制
• 提高效率
• 最小尺寸（快閃記憶體和記憶體佔用空間）
• 不依賴於其他原始程式碼或庫
• 易於驗證和代碼覆蓋率分析。

如果您符合以下條件，也可以考慮裸機開發：

• 不需要多任務或多線程操作
• 正在執行主板啟動，並需要單獨關注每個外圍設備
• 重用已開發為裸機的現有舊代碼

若要為 Nios® V 處理器開發裸機應用程式，必須熟悉開發運行時功能，以確保應用程式有效利用 CPU 子系統中可用的資源。可能需要的示例如下：

• 深入瞭解硬體平臺
• 如果您想充分利用 CPU 子系統，請開發運行時間功能來管理核心和高速緩存子系統之間的進程，因為典型的裸機應用程式僅使用單個核心
• 開發用於管理和調度流程、處理進程間通信以及同步應用程式內事件的功能

如果您的計劃項目不允許熟悉上述幾點可能需要付出的努力，那麼建議您考慮使用其他替代方案。

® Altera硬體抽象層（HAL）與即時操作系統（RTOS）

考慮到上述陳述，使用抽象層或操作系統以最小的努力實現 Nios® V 處理器的最大性能通常是有意義的。

2. 入門

選擇目標主機板

我們建議從Altera®FPGA開發工具包開始開發，因為 Nios® V 處理器的設計範例的目標是在這些板上執行。有關支援的Altera®FPGA裝置，請參閱 設計注意事項 部分。

有關可用主機板的清單，請參閱 Intel® FPGA Development Kits 。

安裝開發工具

您需要安裝 Quartus® Prime 軟體和 Ashling* RiscFree* IDE for Intel FPGA，才能開始開發 Nios® V 處理器系統。導航到 FPGA 軟體下載中心 以安裝最新的軟體版本。

建立您的第 1 Nios® V 處理器系統

Nios® V 嵌入式處理器設計手冊向您介紹 Nios® V 處理器的系統開發流程。結合Quartus® Prime軟體和 Ashling* RiscFree* IDE for Intel® FPGA，您可以構建一個完整的解決方案，包括硬體系統設計和在 Nios® V 處理器上運行並與 Altera® 開發板上元件連接的軟體程式。

3. 建立自己的專案

項目類型

Nios® V 處理器開發工具包含 Board Support Package Editor 和 Ashling* RiscFree* IDE for Intel® FPGA，以建構Nios®處理器專案。Nios® V 支援兩種不同類型的專案：基於 GUI 和基於 CLI 的專案。

設計流程

下圖說明瞭一般的 Nios® V 處理器系統開發流程。

Nios® V 處理器開發流程包含以下三個要素：

• 系統設計，同時涉及硬體和軟體
• 硬體設計
• 軟體設計

您首先要開發 Nios® V 處理器，首先要開發系統概念並執行系統需求分析。接下來，在平台設計器中創建並生成系統，並生成平台設計器檔。平台設計器檔包括 Nios® V 處理器內核和標準元件。系統生成后，可以啟動硬體和軟體流程。

• 對於Nios® V 處理器硬體開發，您必須：
• 根據系統要求選擇目標FPGA。請參閱 設計注意事項 部分。
• 將 Platform Designer 系統與 Quartus® Prime 軟體專案整合。
• 指定引腳位置。
• 配置時序要求和其他設計約束。
• 編譯硬體設計后，將 .sof 檔案下載到目標主機板。

對於Nios® V 處理器軟體開發，您必須：

• 使用 Nios® V 處理器工具和適用於 Intel® FPGA 的 Ashling* RiscFree* IDE 開發您的軟體。Nios® V 處理器軟體包括HAL、周邊驅動器、使用者 C/C++ 應用代碼和自定義連結庫。
• 在建立應用程式和主機板支援套件 （BSP） 後，將 .elf 檔案下載到目標板上的 Nios® V 處理器系統。Nios® V 處理器系統已準備好進行測試與除錯。

如果您在測試過程中發現您的軟體不符合規格，請返回軟體流程的開頭並檢查應用程式代碼、驅動程式和 BSP 以更正所有錯誤並確保 Nios® V 處理器系統正確執行。

如果硬體不符合規格，請返回到平台設計器系統定義和生成步驟，並重新啟動硬體和軟體流。生成應用程式軟體所需的金鑰檔是 Platform Designer 系統檔。由於此檔描述硬體元件和連接，因此如果進行硬體更改，則必須重新生成此檔。當軟體和硬體都符合規格時，系統就完成了。

4. 設計範例

有大量的設計範例可協助您開始使用Altera®FPGA產品。所有範例都可以用作您自己設計的起點，並且可以自定義以實現其他特定用例。

Nios® V 處理器 Intel FPGA IP 提供一系列簡單的設計範例，説明您開始使用Nios® V 處理器。

詳細檔請參閱《Nios® V 處理器軟體開發手冊》的「V 處理器設計範例腳本」Nios®。

如何在 Altera HAL、μC/OS-II RTOS 和 FreeRTOS 中執行 Nios® V 處理器「Hello World」應用程式？

• 瞭解如何在 Altera HAL、μC/OS-II RTOS 和 FreeRTOS 中執行 Nios® V 處理器“Hello World”應用程式：
  • 檔： Nios® V 處理器教程
  • 設計範例： FPGA Design Store、Nios V、Hello World 設計範例

如何在Zephyr RTOS中運行Nios® V處理器「Hello World」應用程式？

• 有關如何在V Hello World設計示例中生成Zephyr Hello World應用程式的快速入門指南Nios。
• Nios®伏/克
  • 文檔： Nios® V/g Zephyr 設計範例 - Hello World
  • 設計範例： Arria® 10 FPGA - 基於 Nios® V/g 處理器的 Hello World（英語：Hello World）
• Nios® V/m
  • 文檔： Nios® V/m Zephyr 設計範例 - Hello World
  • 設計範例： Arria® 10 FPGA - Nios® V/m 基於處理器的 Hello World

如何用 MicroC/TCP-IP 套件運行 Nios® V 處理器？

• 若要瞭解如何以 MicroC/TCP-IP 軟體包執行 Nios® V 處理器，請參閱《Nios® V 處理器 - 使用 Micro/TCP-IP 堆棧》。
  • 檔： Nios® V 處理器 - 使用 MicroC/TCP-IP 堆棧
  • 設計範例：
    • Arria® 10 FPGA - 適用於 Nios® V/m 處理器的簡易插槽伺服器設計
    • Arria® 10 FPGA - μC/OS-II RTOS ，搭配適用於 Nios® V/m 處理器的 Iperf

如何在基於 SDM 的設備中運行具有遠端系統更新的 Nios® V 處理器？

• 若要瞭解如何在 SDM 型裝置中以遠端系統更新的方式執行 Nios® V 處理器，請參閱《SDM 型裝置中的 Nios® V 處理器 RSU 快速入門指南》。
  • 文件和設計範例： SDM 型裝置中的 Nios® V 處理器 RSU 快速入門指南

如何使用自定義指令運行 Nios® V 處理器？

• 若要瞭解如何以自定義指令執行 Nios® V 處理器，請參閱「Nios® V 處理器 — 使用自訂指令」。
  
  • 檔： Nios® V 處理器 — 使用自訂指令
  • 設計範例：
    • Agilex™ 7 FPGA - Nios® V/g 處理器的自定義指令設計
    • Agilex™ 7 FPGA - Nios® V/g 處理器上的 CRC 自定義指令設計

5. 其他資源