Intel® eASIC™ N5X 裝置
現今在 5G 無線、雲端和儲存裝置、AI 以及邊緣應用方面的新興創新技術，需要各式各樣的新設備，而且再也無法一體適用。Intel® eASIC™ N5X 裝置提供的創新自訂邏輯解決方案，相較於 FPGA，核心功率低了 50%，1單位成本也更低2，而且相較於標準單元型 ASIC，上市時間更快，非經常性工程費用也更低。34
唯有 Intel 可實現完整的 FPGA 自訂邏輯連續體、結構化 ASIC 與 ASIC，配合上市時間（TTM）、成本、功率、容量、效能與彈性需求這類獨特挑戰打造量身自訂的設備。
Intel® eASIC™ N5X 裝置
Intel® eASIC™ N5X 裝置概要表
| N5X007 | N5X015 | N5X024 | N5X047 | N5X080 | |
|---|---|---|---|---|---|
| eCells (M) / 邏輯元件 (M) | 0.70 | 1.47 | 2.38 | 4.65 | 8.77 |
| 等效 ASIC 閘道 (M) | 7 | 15 | 24 | 47 | 88 |
| M10K 記憶體 | 1,752 | 3,684 | 6,004 | 11,780 | 22,268 |
| M10K 記憶體 (Mbits) | 17.11 | 35.98 | 58.63 | 115.04 | 217.46 |
| 128b 暫存檔 | 12,446 | 26,082 | 42,448 | 82,453 | 154,770 |
| 128b 暫存檔 (Mbits) | 1.52 | 3.18 | 5.18 | 10.07 | 18.89 |
| Mega SRAM 與 Mega SRAM 2 (Mbits) | - | - | - | - | 136 |
| 安全的裝置管理員 | 安全的資料管理員 AES-256/SHA-256 位元流加密/驗證、ECDSA 256/384 開機碼驗證、防竄改保護、3 把獨立使用者根金鑰。 供應商驗證開機（VAB）、安全資料物件儲存裝置（SDOS）、時間與優先順序型金鑰撤銷。 |
||||
| 硬核處理器系統 | 四核心 64 位元 Arm Cortex-A53 高達 1.5GHz，具有 32 KB 指示/資料快取、NEON 協同處理器、1 MB L2 快取、直接記憶體存取（Direct Memory Access）、系統記憶體管理單元、快取一致性單元、DDR4/LPDDR4/LPDDR4x、USB 2.0x2、1G eMac* x3、UART x2、SPI（序列週邊介面）x4、I2C x5、一般用途計時器 x7、看門狗計時器 x4 的硬體記憶體控制器。 |
- | |||
| SoC IO EMIF* / Pin Mux / 專用 | 140 / 48 / 24 | 140 / 48 / 24 | 140 / 48 / 24 | 140 / 48 / 24 | - |
| 最大 GPIO | 416 | 560 | 682 | 682 | 1,136 |
| XCVR32 | 16 | 24 | 32 | 64 | 48 |
| XCVR56 | - | - | - | - | 8 |
| 硬 PCIe Gen5 x8 | - | - | - | - | 6 |
| 硬 200 GbE MAC | - | - | - | - | 2 |
Intel® eASIC™ N5X 範例封裝選項
封裝可為特定應用更換 FPGA 或是縮小 PCB 實體佔用空間，依據應用需求自訂。
| 主體尺寸 （公釐 x 公釐） |
封裝名稱 | N5X007 | N5X015 | N5X024 | N5X047 | N5X080 |
|---|---|---|---|---|---|---|
| 27x27 | FC676、FC1085 | 是 | - | - | - | - |
| 29x29 | FC780、FC1221 | 是 | 是 | - | - | - |
| 31x31 | FC896 | 是 | 是 | 是 | - | - |
| 35x35 | FC1152 | 是 | 是 | 是 | - | - |
| 40x40 | FC1517 | - | 是 | 是 | 是 | 是 |
| 42.5x42.5 | FC1760 | - | - | 是 | 是 | 是 |
| 45x45 | FC1932 | - | - | - | - | 是 |
| 47.5x47.5 | FC2205 | - | - | - | - | 是 |
| 50x50 | FC2397 | - | - | - | - | 是 |
| 52.5x52.5 | FC2601 | - | - | - | - | 是 |
功能
平衡低功率與效能
Intel 創新的貫孔配置技術讓核心功率降低高達 50%，或是在相同的功率電路中締造比 FPGA 還高的效能。1 中斷未使用裝置資源的電力，儘量減少靜態功耗，功耗就能進一步減少。5
最佳化 TCO
Intel® eASIC™ N5X 創新技術為特定邏輯縮小晶粒尺寸與 IO 容量，並且將單元成本降得比 FPGA 還低。 Intel eASIC N5X 裝置大幅縮小 NRE，而且開發時間只需要採用類似製程技術之單元型 ASIC 的一半。243
FPGA 更換與自訂封裝
Intel® eASIC™ 封裝產品提供的選項，可與 FPGA 封裝實體佔用空間緊密搭配，既能簡化移轉過程，還可降低移轉成本。利用儘量縮小 PCB 實體佔用空間的小外型規格封裝，即可進一步降低成本。
可配置 eCell
Intel 創新的 eCell 可以邏輯、算術或正反器的方式配置。這樣一來即可視設計而定，針對高效能邏輯、DSP 或高度管線式設計的組合，在設計將平台最佳化。
收發器與 IO
Intel® eASIC™ N5X 收發器屬於多通訊協定，連續頻率介於 250MHz 至 32.44 Gbps，支援廣泛的連線與網路通訊協定。彈性的 eIO 針腳原生支援 1.0V 至 1.8V IO，利用封裝級移位器則可支援 2.5V 與 3.3V。利用每兩個 IO 準位之間的整合式 PLL/DLL，可為 DDR4 介面支援高達 3200Mbps 的速率。
Intel FPGA 相容處理器系統與安全性
Intel 創新的四核 Arm® 64 位元硬核處理器子系統（HPS）與安全裝置管理員（SDM），是從 Intel® Agilex™ FPGA 移植而來，而且從設備製造、部署到退役的整個產品生命週期中，符合 5G 與軍事應用的安全需求。6這些系統可協助以相容的方式從 FPGA 移轉至 Intel® eASIC™ N5X 裝置。
設計流程
Intel® eASIC™ eTools 利用內部開發與業界標準第三方工具的組合，提供了設計轉換與驗證的架構。這包括綜合與模擬資料庫、執行 eASIC 功能的 IP 包裝函式、程式碼驗證以及執行第三方綜合與模擬工具用的指令碼。硬核處理器系統配置採用 Intel® Quartus® 軟體 Platform Designer。DSP Builder for Intel® FPGAs 也可輸出 FPGA 與 eASIC 現成 RTL 程式碼。
產品與效能資訊
相較於 FPGA，相同效能的功耗降低達 50%──Intel 於 2020 年 7 月 28 日完成功耗估算。Intel® Agilex™ FPGA 的功率估計使用 Intel® Quartus® Prime Design Software 20.3，N5X 裝置的估計則使用矽前驗證。FPGA 裝置為 Intel® Agilex™ FPGA AGF014，Intel® eASIC™ N5X 裝置為 N5X047。使用的邏輯和記憶體時脈速度為 500MHz，兩台裝置的邏輯計時頻率皆為 33%，記憶體計時頻率皆為 50%。
相較於 FPGA，單位成本較低──單位成本係依據 Intel® FPGA 所執行的對等邏輯、記憶體、I/O 與收發器，以及採用相同封裝尺寸的 Intel® eASIC™ 裝置。您的成本和成果可能有所落差。
相較於 ASIC，開發時間是 ½──相較於相似處理序節點上單元式 ASIC 的開發時間。
NRE 與工程設計資源較少──相較於標準單元式 ASIC，NRE 與工程設計成本較低，因為遮罩圖層自訂較少，而且架構 ASIC 中使用預先定義基礎陣列的設計步驟較少。您的成本和成果可能有所落差。
效能因使用情形、配置和其他因素而異。請造訪 www.Intel.com.tw/PerformanceIndex 進一步瞭解。
沒有產品或元件能提供絕對的安全性。