Quartus® Prime 設計軟體

直覺式高效能設計環境。從設計輸入與合成到最佳化、驗證和模擬，Quartus® Prime 設計軟體在具有數百萬個邏輯元件的裝置上解鎖了更多功能，為設計師提供理想平台，滿足新一代的設計機會。

您設計 Altera® FPGA、SoC 和 CPLD 設計所需的一切

觀看您可以如何使用 Quartus Prime 設計軟體進行設計。

版本 25.1 中的新功能

閱讀最新版本資訊

Agilex 裝置支援

  • 新增對 Agilex™ 3 FPGA C 系列的支援。
  • 對 Agilex™ 5 FPGA 裝置的額外支援。
  • Agilex™ 7 FPGAs F、I 和 M 系列的其他裝置支援。

增強

  • Nios V/g 核心的效能提升。
  • 採用 Nios V/c 核心，面積減少 8%。
  • Ashling RiscFree VS Code Extension – 在 VS Code 中使用 Nios® V 進行開發。
  • TinyML 示例設計 – 將機器學習添加到FPGA設計中。
  • Linux 參考設計 – Linux 開發的標準版和普通版。
  • Xen Hypervisor 支援 – 執行虛擬化FPGA應用程式。
  • RTOS 支援 – 現在支援 Zephyr 和 Bare Metal;FreeRTOS 即將推出。
  • 安裝程序改進 – 通過並行安裝和動態元件選擇，設置更快、更靈活，以減少設置時間並優化磁碟空間。
  • 串流調試 – 具有高效實時數據傳輸的高速硬體調試，可通過 Signal Tap （STP） 進行配置。
  • Quartus Prime Pro 25.1 – 引入原生Altera AXI4 總線功能模型 （BFM），以提高模擬效能並輕鬆整合，以最少的更改實現無縫過渡。
  • 改進的收發器通訊協定 IP 模擬 – 增強對 PCIe、乙太網路、Serial Lite 和 JESD 等協議的支援，乙太網路和 PCIe 的 beta 型號為 25.1，模擬和驗證速度提高了 50%。

其他功能與改進

  • Quartus Prime 設計套件 （QPDS） 的容器化映射：可從 Docker Hub 獲得，以便於部署和雲相容性。
  • 靜態時序分析改進 – 更智慧的設計閉合，故障分類更清晰，時序與設計助理結果分離的新摘要，支援相對 SDC 檔案路徑以改善便攜性，以及透過切換速率調整進行細粒度的 MTBF 控制。
  • RAM 推斷改進 – 增強的綜合支援，包括簡單四埠 RAM 的自動推理和對位元組啟用配置（5、8、9 和 10 位）的完整支持，實現精確控制在一個字內寫入單個字節。
  • 增強了節點查找器搜索篩檢程式，以包含各種介面類型，從而加快搜索查詢速度。

FPGA AI Suite 25.1 版的最新內容

裝置與開發平臺支援：

  • Agilex™ 3 Beta 支援
    • 使用 Agilex™ 5 作為 arch 設定檔中的目標裝置，從 AI 套件 FPGA 產生推斷 IP。
  • Agilex™ 5 FPGA E 系列 065B 模組化開發工具包的範例設計支援。
  • 以 ARM 為主機的 SoC 範例設計。
  • 無主機 JTAG 附加範例設計。
  • 支援僅限於 2 年的 Quartus Prime Pro 版本。

FPGA AI 套件功能與改進

  • 與人工智慧推斷IP整合的新佈局轉換 – 支援摺疊和運行時可配置性。
  • 效能估算器採用使用者輸入的可用外部記憶體頻寬。
  • 以前，效能估算器假定使用者無法調整的記憶體頻寬。
  • 對於設計記憶體頻寬有限的小型裝置（如 Agilex 5/3）的用戶來說很有用。
  • FPGA AI Suite 25.1 移至 OpenVINO 2024.6。

AI 模型、工具與品牌更新

  • YoloV7 模型支援。
  • 以高準確度和速度識別和定位圖像或視頻中的物件。用於工業品質控制、監控、機器人等。
  • Altera 品牌重塑。
  • RPM 和 DEB 套件現在是 “altera-fpga-ai-suite-<version>”。
  • AI Suite 現在安裝到「/opt/altera」而非「/opt/intel」中。

版本 25.1 中 FPGA IP 的新增功能

介紹 Agilex™ 3 IP

  • 通過高壓、高速介面提供靈活的 I/O 支援 - MIPI D-PHY，1.25 Gbps LVDS。
  • 強大的數據傳輸能力 - 12.5Gbps 收發器、PCIe 3.0 和 10GE + 1GE 低延遲 MAC 硬 IP。
  • 使用 sSGDMA IP 管理非連續記憶體位置之間的數據傳輸，而不會產生 CPU 開銷。
  • 高速、低延遲的數據傳輸，適用於使用 SerialLite IV 的各種應用程式。
  • 透過 TSE–1588 支援，跨網路裝置的精確定時同步。
  • LPDDR4 記憶體支持經濟高效，速度高達 2133Mbps。
  • 與採用 HPS EMIF 的 ARM Cortex 處理器無縫整合。
  • 針對使用 12.5Gbps JESD204B的多個數據轉換器提供強大的同步功能。
  • 使用收發器工具組全面除錯和測試收發器連結。
  • 使用視訊與視覺處理 （VVP） IP 套件進行高解析度影像和視訊處理。

Agilex™ 5 IP 更新

  • LTPI：DC-SCM 2.0 的下一代協定，為無縫低速信號隧道提供更高的頻寬和可擴充性。
  • 使用動態重新配置 - PMA-D 實時調整多個配置。
  • 適用於PCIe 3.0/4.0 x2/x4的多通道直接記憶體訪問 （MCDMA），同時支援 RP 和 EP。
  • 使用乙太網路 TSN @ 10M/100M/1/2.5 G + SGMI 的確定性低延遲通訊。
  • Agilex 5 D 系列引入的 Interlaken @ 每個序列通道 12.5Gbps。
  • JESD204B UTK 支援，速度高達 17.16Gbps。
  • 雙單工模式中包含的JESD204C協定。

其他資源

下載

下載

取得 Altera® FPGA 設計工具的完整套件。

軟體許可

授權

瞭解如何獲得授權文件、設定授權文件、解決授權問題或更改授權資訊。

購買

購買

尋找協助您購買 Altera® FPGA 軟體的當地代理商。

訓練

訓練

本頁面全部列舉了當前在線和教員輔導的訓練課程。

Quartus® Prime 設計軟體的常見問答集

Quartus® Prime 軟體可將 Altera® FPGA、SoC 和 CPLD 設計快速化為現實。它提供了從設計輸入和合成到最佳化、驗證和模擬每一步所需的工具和功能。查看 Quartus Prime 軟體手冊瞭解詳情。

Quartus® Prime Pro Edition 軟體和 Standard Edition 軟體需要付費授權，但 Lite Edition 無需授權。固定節點訂閱支援存取專業版和標準版，以及 Questa*-Altera® FPGA 版，維護期為一年。要獲取許可證，請轉到我們的 FPGA許可支援中心。

如果您準備購買授權或需要進階FPGA與 SoC 功能（例如支援 Agilex™、Stratix® 10、Arria® 10 和 Cyclone® 10 LP 裝置系列），首先要從我們的 FPGA 授權支援中心。
如要開始使用免費版 Quartus® Prime Litle Edition 軟體或下載授權版本，請前往 Quartus Prime 軟體下載專區。

比較產品