O-RAN Intel® FPGA IP
O-RAN IP 實現 O-RAN-FH.CUS.0-v03.00 中規定的控制台和使用者平面通訊協定。
O-RAN Intel® FPGA IP
ORAN 高速序列介面
可擴充無線接取網路（O-RAN WG4 前傳介面）定義了演進通用陸地無線接取網路（E-UTRAN）和新一代無線接取網路（NG-RAN）系統中低層拆分分布單元（DU）與遠距單元（RU）之間的前傳介面，具有基於 split-7-2x 的低層功能架構。
功能特色
- 支援 CAT-A RU（高達 8 個空間串流）
- 支援 CAT-B RU（RU 預編碼）
- 支援 1 至 11 的區段延伸
- 節省頻寬：
- 可程式化靜態位元寬度固定點 IQ
- 即時變數位元寬度
- 壓縮 IQ
- 成組浮點壓縮
- μ-定律壓縮
- 每條通道（每個資料區段）可變位元寬度
- 使用者傳輸層 IQ 格式和壓縮標頭的靜態設定
- 傳輸空白節能
- 預先設定的傳輸延遲方法 CU–RU 時序
- 區段類型 0、類型 1和類型 3
其他資源
尋找 IP
尋找符合您需求的 Altera® FPGA 智慧財產權核心。
技術支援
如需此 IP 核心的技術支持，請訪問 支持資源 或 Intel® 高級支援。您也可以在 「知識中心 與 社群」中搜尋此功能的相關主題。
IP 評估與購買
Altera® FPGA 智慧財產核心的評估模式與購買資訊。
IP 基礎工具組
免費的 Altera® FPGA IP 核心授權，以及 Quartus® Prime Standard 或 Pro Edition 軟體的有效授權。
設計範例
下載 Altera® FPGA 裝置的設計範例與參考設計。
聯絡業務人員
為了滿足您 Altera® FPGA 產品設計與加速的需求，請與銷售人員聯絡。