優化支援資源

設計優化可協助您提升效能，減少資源使用量、縮短時間並縮短編譯時間。支援設計優化、實體合成，以及 Design Space Explorer （DSE） 的資源。

Intel® Quartus® Prime 套裝軟體含各式各樣的功能，可協助您優化區域與時序的設計。

  • 實體合成網路清單優化，以進一步優化設計，超過標準的編譯器。無論使用的合成工具如何，物理合成都能協助改善您的設計效能。
  • DSE 會自動化搜尋在任何個別設計中提供最佳結果的設定。DSE 探索您的設計空間、運用各種優化技術，並分析結果，協助您探索設計的最佳設定。
  • Intel® Quartus® Prime Design Software Pro Edition 軟體的增量優化功能，提供了一種快速的方法，可以聚合至設計簽收。

表 1。優化支援檔

使用者指南標題 章節 說明
Intel® Quartus® Prime 專業版使用者指南 區域優化 本章說明在設計 Intel® 裝置時減少資源使用量的技術。
時序關閉與優化
 本章說明為Intel FPGA裝置設計時改善計時效能的技術。
分析並優化設計平面圖
 在FPGA裝置上判斷設計項目的佈局（放置）至實體資源稱為平面圖。
晶片規劃師 GUI 晶片規劃師 GUI 可協助您視覺化並修改您設計使用的裝置資源。當您縮放時，抽象化程度降低，進一步顯示您的設計細節。
網路清單優化與實體合成 Intel® Quartus® Prime 軟體在合成期間提供網路清單優化，並在安裝過程中提供實體合成優化，可改善您的設計效能。
檢視全部 顯示較少

表 2。優化支援資源

資源中心

描述

合成與 Netlist Viewer

遵循建議的編碼準則可以是取得良好品質結果的強大方式。如需詳細資訊，請參閱 Synthesis 與 Netlist Viewer Resource Center 的「設計與編碼指南」區段。

遞增編譯

您可以使用增量編譯來縮短編譯時間，並在優化期間保留結果。
檢視全部 顯示較少

表 3。優化支援訓練課程與示範

課程標題

課程說明
新手Intel® FPGA設計者

本學習計劃將向您介紹FPGAs的基本知識，包括他們的歷史、結構，以及它們與電子產業的結合地點。它也會為您提供完成第一個FPGA設計的知識。

使用 Intel® Quartus® Prime Pro 軟體：晶片規劃師

瞭解晶片規劃師的工作、層級和觀點，以及如何使用晶片規劃師執行設計分析。瞭解如何檢視關鍵路徑和實際計時估計。您也將看到如何使用晶片規劃程式執行電源分析，並檢視路由壅塞。

您也將瞭解如何執行 ECO 以及執行平面圖作業。

使用 Quartus II 顧問與設計空間總管來結束計時

 瞭解如何使用 Intel® Quartus® Prime Pro Design Space Explorer II （DSE） 作為遠端與平行編譯的輔助工具。

時間關閉的最佳 HDL 設計實務

 瞭解如何透過 HDL 設計技術解決時序關閉問題。
檢視全部 顯示較少

相關連結

Intel® Quartus® Prime 設計軟體 - 支援中心

Intel® Quartus® Prime Pro 與標準軟體使用指南

Intel® FPGA授權支援中心

FPGA軟體下載中心

Intel® Quartus® Prime 軟體

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。